メインコンテンツへスキップ
キャリビー
図研テック株式会社の求人を絞り込み

図研テック株式会社の製造・技術求人 2件

図研テック株式会社が募集する製造・技術の求人を2件掲載しています。想定年収の中央値は550万円です。

製造・技術 該当求人 2件 年収中央値 550万円

掲載求人の最終更新:

※ 背景はイメージ画像です

図研テック株式会社の製造・技術求人の年収レンジ

最低

400万

想定年収

中央値

550万

想定年収

最高

800万

想定年収

給与記載のある2件を集計。中央値は各求人の上下限の中点(片方だけの場合はその値)から算出しています。社員の平均年収を示す数値ではありません。

最低
400万
中央値
550万
最高
800万

※ 公開求人の想定年収から算出した参考値です。

図研テック株式会社の年収・給料データを詳しく見る

図研テック株式会社の製造・技術求人一覧(2件)

全2件

仕事内容・応募条件を比べる

このページに掲載している求人の募集要項を抜粋しています。同じ企業でも条件は募集ごとに異なります。

FPGA・LSIの論理設計と回路設計(家電・産業用機器)

群馬県 / 想定年収 400〜800万円

仕事内容
家電や産業用機器を対象に、幅広い製品の回路を設計するポジションです。 電源や通信、映像、信号処理にまたがるデジタル・アナログ回路の設計に加え、EMC解析や性能評価も担当します。 経験に応じて、FPGAやLSIの論理設計も任されます。 ・家電や産業機器向けの回路設計を担当する。 ・デジタル回路・アナログ回路の設計、EMC解析、性能の評価を行う。 ・FPGAやLSIの論理設計を、経験に応じて受け持つ。 レイアウト設計や評価も担当する。 【組織】事業は派遣やSESにとどまらず、教育や技術コンサルも手がけ、専門性の高い社員が多い。
応募条件
・電気・電子に関する何らかの経験があること。 ・社会人経験1年以上。
歓迎条件
・電子回路の設計、LSIの論理設計、基板の設計、回路評価、EMC試験や解析試験の経験があること。
勤務時間
残業時間は平均15時間程度(勤務先により変動あり)。

出典:この求人の募集要項・応募方法

電子回路設計(FPGA・LSI論理設計、基板設計)

千葉県 / 想定年収 400〜600万円

仕事内容
電源や通信、映像、信号処理にまたがるデジタル・アナログ回路の設計に加え、EMC解析と性能評価も担当します。 経験に応じて、FPGAやLSIの論理設計やレイアウトも任されます。 勤務地は千葉県です。 ・家電や産業機器向けの回路設計を担当する。 ・デジタル回路とアナログ回路の設計、EMC解析、性能の評価を行う。 ・FPGAやLSIのロジック設計、基板のレイアウト、評価の作業を経験に応じて受け持つ。 【組織】電気・電子系CADで国内トップシェアの図研のグループ会社で、教育や技術コンサルも手がける。
応募条件
・電気・電子に関する何らかの経験があること。 ・社会人経験1年以上。
歓迎条件
・電子回路の設計、LSIの論理設計、基板の設計、回路評価、EMC試験や解析試験の経験があること。
勤務時間
残業時間は平均15時間程度(勤務先により変動あり)。

出典:この求人の募集要項・応募方法

図研テック株式会社の他の職種・勤務地から探す

他の探し方

よくある質問

Q.図研テック株式会社の製造・技術の求人は何件ありますか?
A.キャリビーでは現在、図研テック株式会社の製造・技術の求人を2件掲載しています。
Q.図研テック株式会社の製造・技術の求人の年収レンジは?
A.掲載中の求人の想定年収は400〜800万円(中央値550万円)です。職種・経験により異なります。

図研テック株式会社の求人にAIマッチングで応募

経歴・価値観・キャリアプランを入力するだけで、AIが図研テック株式会社を含むマッチ求人を提案します。完全無料・登録1分。

AI求人マッチングを試す
このページの削除を依頼する